PATENT ABSTRACTS OF JAPAN

(11)Publication number:

53-060582

(43)Date of publication of application: 31.05.1978

(51)Int.CI.

H01L 27/04 H01L 29/68

(21)Application number: 51-135340

(71)Applicant: HITACHI LTD

(22)Date of filing:

12.11.1976

(72)Inventor: OKABE TAKAHIRO

KANEKO KENJI NAKAMURA TORU

(54) SEMICONDUCTOR INGEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To increase the density of integration and also increase gm by forming a MOSFET and a bipolar transistor in integral structure.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

09日本国特許庁

①特許出願公開

公開特許公報

昭53—60582

60Int. Cl.2 H 01 L 27/04 H 01 L 29/68 識別記号

· 广内整理番号 ❷日本分類 . 99(5) E 0 99(5) E 2

99(5) E 3

7514-57 7514--57

6603-57 99(5) H 0 6513-57 **43公開** 昭和53年(1978) 5月31日

発明の数 審査請求 未請求

(全 5 頁)

60半導体集積回路装置

创特

昭51-135340 庿

22出

顧 昭51(1976)11月12日

者 の発

岡部隆博

国分寺市東恋ケ窪1丁目280番 地 株式会社日立製作所中央研

究所内

同

金子憲二

国分寺市東恋ケ窪1丁目280番

地 株式会社日立製作所中央研 究所内

@発 明 者 中村徹

> 国分寺市東恋ケ窪1丁目280番 地 株式会社日立製作所中央研 究所内

株式会社日立製作所 頗 人 の出

東京都千代田区丸の内一丁目5

番1号

弁理士 薄田利幸 **OH** 理

発明の名称 半導体集機回路 軽電 特許請求の顧問

第1の不純物形学導体基板上に形成された FETの終2の不純物形半導体からなるドレイン 領域をトランジスタのペース領域と一体化し、上 記PETの上記益板を上記トランジスタのコレク タ領域と一体化し、かつ上記FETのソース領域 と上記載板は電極で姿貌して一方の電位増子とし、 上記トランジスタの上記ペース低域中に設けられ た第1の不純物形半導体からなるエミツェ領域を 他方の電位端子とし、上記PBTのゲート電極を 入力機子として構成したことを特徴とする半導体 集積回路裝置。

発明の詳細な説明

本発明は半導体抜世、くわしくはMOB (Metal Oxide Semiconductor)本子とパイポ 一ラ笨子とを組み合わせた高能率の電圧・電流変 幾半導体装置に関するものである。

従来、彼算増巾回路などの差動入力部には高増。

巾串のパイポーラ・トランジスタか、電圧入力形 のMOちもしくは接合形PBT(Field Effact Transistor) を用いるごとが多かつた。これは、 演算増市場としては入力電底が緩緩的には零であ る高入力インピーダンス特性が必要だからである。 しかるに、パイポーク・トランジスタでは新型的 に入力電流を必要とし、1mA以下にはしがたい 欠点を持つている。また一方にかいて、MOSも しくは破合形のFBTでは、テャネル・コンダク タンス(以下配号的に 8 m と略す)を高くとると とができず、PETだけで放箕増収器を組むと十 分な電流、もしくは電圧利得を得ることができな い。とれを解消するため、佐米は入力の差勤対ト ランジスタだけを入力インピーダンスの高い PETとし、これと数立に形成したパイポーラ・ トランジスメとを組み合せて増巾回路を形成して いた。このため、別々にFFTとパイポーラ亜子 を形成して回路を構成するため、集積回路とした 時のテップ上の面後が増大するという欠点を持つ ていた。

本発明は従来のかかる欠点を改善するためにな されたもので、小回鉄でかつ大きなま。を取れる ようにしたMOSとバイポーラの複合構造を提供 するものである。

第1 図に本発明の概念を説明するための半導体 装置の断面構造を示し、第2凶にその等価値路を 示す。すなわち、据1図化シいて、N・層1の上 に設けた№度2の表面部にP層3。4を構成し、 とのP層間はSiOa層8を介して金属層10が存 在し、これらでPチャネルMOB・FBTが形成 されている。他方、P層るにはさらにN・層5を 設け、とのN・雇5とP層3と、N増1、N・層 2によりNPNトタンジスタが形成されている。 いま、『贈ると、N磨2のオーミッタコンメクト 用N・履6とを電低9で結合した状態を考える。 電振りを高電位化、電振11を低電位化しておき、 電極端子10(以下との端子をゲート端子と仮称 する)に入力電圧を印加する。ゲート端子100 電圧が端子9(以下ソース端子と仮称する)の電 位と同電位のときはP届3(との場合はドレイン)

特別昭53-60582(2) に相当する)には電波が流れない。 これは通常の PテヤネルMOS・PETの特性より導出される ものである。ゆえにP居るを前記のNPNトラン ジスダのペースとみると、ペースに電流が供給さ れないことを意味し、NPNトランジスタはオフ となり、ソース囃子96NPNのエミッチ端子 11にも低流は流れない。つぎにゲート途子10 の電位をソースポ子9の電位より、関値電圧Vts 以下に下げると、アチャネルMOS・FETはオー ンとなり、そのドレインであるP層るに電流が疣 れ込む。これはNPNトランジスタのベースに包 茂が此れたことと等価となるため、このペース電 流の電影増中率を倍の電路が電位9からN層2。 N· 雇1を返してそのエミッタ囃子11に流れる。 ゆえに、MOS・FETのわずかなドレイン電流 がNPNトランジスタによつて増加され、全体を 1つのMOS・FETとみると、従来にない高い B· を持つPとTが実現されたと考えられる。ま た。全体を1つのパイポーラ・トランジスタとみ ると、ゲート端子10が入力のペース端子に相当

するので、電流増巾率が無限大の、いいかえれば 入力インピーダンスの高いパイポーラ・トランジ スタとみるととも出来る。

さて、都 2 図の等価回路を使つて動作時のとの 複合構造のトランジスタの等価テヤネルコンダタ タンス G。 を求めると、簡単な式の計算から、次 式を持る。

G_n ≃ g_n - β(1)

ことでま。はMOS・FLTのチャネル・コン
ダクダンスであり、BはNPNトランジスタの電
洗増幅率である。ま。 = 20gの Bび が待られる。従来の
MOS・FLTでは、ま。を大とするにはW/L
(チャネル中対チャネル長)を大とせざるを得し、
大きなま。を得るには極めて大きな関機を受と
ででは、本案子構造では、従来とほ
で回機の関模で100倍以上のま。を得ることが
可能であるととを示している。本構造はPチャネルMOSとNPNトランジスタの組み合せで構成
されている場合を示したが、PとNの極性かよび

印加電圧の複性を逆にしても同級の効果が得られることはいうまでもない。なか、製造上MO8の特性をNPNの特性と独立に制御できるようにするには、第1回の7に示す部分に周知のイオン打込み法によつてチャネルの不純物量を制御してやればよい。

以下本発明を実施例によつで説明する。

新る図は第1の実施例を示したもので、本発明 の素子を従来のパイポータICの工程で同時に作 つたものである。すなわち、P彩蓋板14とアイ ソレーションP・拡散15によづて本発明の架子 と従来のパイポータ素子とを電気的に分離して形成され、相互配照によつてICが形成される。第 4図は第3図の等価な素子を示したものである。

第5図は本発明の素子を第3図に示したような 素子形成を通じて、成算増申級の基本部の国路を 構成した場合の実施例である。第6図はその配号 的に表したプロックを示したものである。さて、 第5図において、Q1,Q2は本発明でよる複合 素子であり、Q2,Q4は通常のパイポータ素子

である。『』は通常の黒子を用いて野路を構成し た定電機似を示している。 Vec は電弧電圧である。 今整動対にされた本発明による複合素子の入力端 子にV」、V」なる単位を加えると、もしもV。 = V。 ならば、回路のオフセット電圧を無視する と、複合未子Q」、Q。のエミッチは1。/2づ つの電流が流れる。Q。とQ。のベース・エミッ メ間ダイオード特性が同じであるように数計され ているものとすれば、Q。、Q。のメイオード、 もしくはコレクタ電流は相続しいから、Yanの塊 子への人、出電流はなく、出力につながる負荷に よつてV...の電位は定まる。つぎに、V. →V. となると、Q」のエミッチの方がQ」より大きな 電流が洗れる。しかし、Y。 はY。 にょつて例例 されているのでり。のエミック電流を吸い込むと とができず、この差板の電流は♥・・・の端子から外 へ流れ出るととになる。とのため Y...の端子の電 圧は前回よりも上昇するととにせる。 V。 く V。 のときは上配と逆の状態となる。との♥。。。嫡子の 外側に適当な電流・電圧変換回路を設ければ、必

特問昭53-60582 (3) 硬化応じた収算増巾回路を形成することができる。 第7回は第5回の四き差動増巾回路の歪動対を

構成する鉄の他の実施例を示した平面パターン図である。

第8図はそのAーA, 面の断面構造模型を示したものである。本実施例は、1つのアイソレーションの中に整動対の複合案子がコンパクトに集模されている。とれは、近接して作られるために、差動対として重要な特性の1つであるオフセット電圧値を小さくすることに役立つ。すなわち、集積密度が高く、入力インピーダンスが高く、オフセット電圧は小さく、チャネルコンダクタンズの大きい差動対案子が出来る特徴を持つていることがわかる。

新り図は如の実施例を示す。本発明の複合素子の特価チャネルコンダクタンスをさらに大きくするためのもので、NPNのダーリントン級授業子とPーMOSを一体に組み合せた構造のものである。特価チャネルコンタクダンスG。は次式のようになる。

ととで g = は M O S ・ P E T 部 の チャネル・コンダクタンス、 β : 、 β : は、N P N トランジスタ部 1 3 , 2 6 の電流域中率である。例えば、g = 2 0 μ 0 、 β : = 1 0 0 とすると、G = 0.20 となる。すなわち、従来の

 $G_{\bullet} = g_{\bullet} \cdot \beta_{\bullet} \cdot \beta_{\bullet}$

プロと、Um = U2O となる。 すなわら、従来の 10000 倍の大きなチャネルコンダクタンスが得 られる。

以上説明した如く、本発明によれば、MOS・ FETとペイポークトランツスタを一体構造としたことにより、無検密度が高く、高いS。を容易に得ることが出来、高性能反真増幅器等への応用にかいても低めて有用であり、工業上利益をもたらすものと考える。


図面の簡単な説明

第1図は本発明の概念を説明するための断面構 金模類図、第3図はその等価目路を示す図、第3 図は本発明の一実施例を示すパイポーラ型集検図 路の断面構造模型図、第4図はそのま子の等価図 路を示す図、第5図は本発明の果子を用いて使つ た演算増巾器の基本部をなす差別増巾回路図、第 6 図はそのブロック図、第7 図は本発明の米子を 差別対にした象徴回路向を装置の平面図、第8 図 はそのAーA・面の断面構造模型図、第9 図は本 発明の他の実施例図、第10 図はその等価回路図 である。

図において、1,2,5,6,18,25はN 形半導体、3,4,14,15,16,17, 24はP形半導体、8は8iQ。7はMO8部の チャネル関値電圧制御用イオン打込み層を示す。

代母人 弁理士 修田和台

特別昭53--60582(4)



第 9 图

